

## 高環境耐性レゾルバとそのドライバの放射線耐性の把握（その2）

Examination for radiation resistivity of  
high environmental resistant resolver and its driver (Second report)大槻 真嗣<sup>1)</sup>林 博諭貴<sup>2)</sup>

Masatsugu OTSUKI

Hiroyuki HAYASHI

小林 大輔<sup>1)</sup>柴田 優一<sup>3)</sup>

Daisuke KOBAYASHI

Yuichi SHIBATA

牧野 高紘<sup>4)</sup>小野田 忍<sup>4)</sup>

Takahiro MAKINO

Shinobu ONODA

<sup>1)</sup> (独) 宇宙航空研究開発機構, <sup>2)</sup> (有) キュリオス,<sup>3)</sup> 東京大学, <sup>4)</sup> (独) 日本原子力研究開発機構

## (概要)

我々は人工衛星や惑星探査機に搭載されるアンテナのジンバル機構や太陽電池パドル、マニピュレータ関節等の角度検出センサとして、広範囲の温度環境で使用できる小型、低消費電力、高分解能な変調波レゾルバの開発を行った。本申請課題ではその駆動回路（ドライバ）とレゾルバ本体の耐放射線性の把握と性能向上を図ることを目的としている。サイクロトロン（カクテル5）での重イオン照射試験において主要部品となる FPGA のシングルイベント（特に SEU）耐性を評価し、その解決策の検討を行うことができた。また、ガンマ線照射（Co60）によるトータルドーズ試験において、現状の駆動回路において放射線耐性の低い部品を把握し、レゾルバ本体の放射線耐性も把握することができた。

キーワード：レゾルバ（絶対角度センサ）、FPGA/CPLD、SEU、トータルドーズ

## 1. 目的

角度センサは人工衛星や惑星探査機に搭載されるアンテナのジンバル機構や太陽電池パドル、マニピュレータ関節等の角度検出に必須の機器であり、特に月惑星表面の探査機で使用される角度センサには広い温度耐性、粉塵耐性等の高環境耐性が要求され、同時に小型軽量化・低消費電力化も課題及びニーズとされている。そこで新規に開発した変調波レゾルバ（※位置や絶対角度の検出センサ）とそのドライバを高環境耐性化・低消費電力化することで、多くの衛星や探査機で要求される仕様を包括できるような角度センサを実現することを目指している。その中で、暴露部に設置されることの多いレゾルバ本体と宇宙機内部に設置される駆動（ドライバ）回路、これらの耐放射線特性を評価することが本研究の目的となる。

H23 年度に高環境耐性変調波レゾルバの開発を実施し、月面環境と同じ温度範囲の熱真空試験を通してその成立性を確認した。H24 年度に、レゾルバ駆動回路の主要部品である FPGA のシングルイベント（SEU, SEL）耐性を確認し、また、それを含む水晶振動子やアンプ等のトータルドーズ耐性の確認も行った。今年度は次の段階として、主要機器の耐放射線特性を把握することに注力しつつ、民生品ベースならびに高耐放射線デバイスを用いた場合のドライバ回路の部品リストの作成を行うことを目標とする。そこで、駆動回路の小型化に伴い励磁ならびに信号解析回路に用いられる SRAM 型 FPGA（アルテラ社製 MAX V<sup>1)</sup>、CPLD とも呼ぶ）とフラッシュ型 FPGA のシングルイベント（SEU）耐性評価と FPGA が組み込まれる駆動回路全体のトータルドーズ耐性評価、さらにはレゾルバ本体のトータルドーズ耐性評価を行う。目標数値として、トータルドーズ耐性 0.5kGy（ドライバ回路）、0.1MGy（レゾルバ本体）以上、シングルイベント（特に SEU）の発生頻度として 30 分以上起きないことを 99% 保証することを目指す。これにより、民生品ベースの回路構成部品の候補が充実し、本レゾルバが幅広い分野で使用されることが期待できる。

2. 方法

本試験では、新規に開発した変調波レゾルバとそのドライバ回路の放射線耐性を調査するものである。まず、主要部品である FPGA のシングルイベント (SEU) への耐性を、サイクロトロン加速器 (HE2 ポート, カクテル5 ビーム) を利用して評価した。結果として、10 時間と 12 時間計 22 時間の照射を行った。次に、トータルドーズ耐性では、駆動回路部品は総線量 1.0kGy 程度 (線量率 0.1kGy/h) までの範囲でコバルト 60 の照射施設第二棟第 7 セル, レゾルバ本体は、200kGy (線量率最大 9kGy/h) 程度までの範囲で特性調査するためにコバルト 60 の照射施設第二棟第 5 セルにて試験を行った。以下に各試験の詳細を記載する。

【シングルイベント (SE) 試験】

試料となる FPGA をガラスエポキシの基板に周辺部品も含めて実装し、アルミ製の治具を用いて、チャンバ内ゴニオ上に固定した。基板と真空チャンバ間はシールド線で接続し、チャンバ外に置かれた、オシロスコープ、マルチメータや DC 電源、シリアル信号を観測する遠隔 PC と BNC のフィードスルーを介して同じくシールド線で接続された。また、オシロスコープ、マルチメータや遠隔 PC は LAN ケーブルを介して、計測室にある制御用 PC に接続された。図 1 にブロック線図を記載する。




図 1 実験装置配線図

次に、照射試料となる FPGA 内部のロジックの詳細を図 2 に記載する。




図 2 FPGA 内ロジックの詳細

このロジックは、(変調) 波形発生器としての機能を有し、(1) 固定値メモリ、(2) マルチプレクサ、(3) カウンタから構成されている。以下に各部の説明を記述する。

(1) 固定値メモリ

波形データは固定値メモリに保存されている。この固定値メモリは出力をVDD/GNDに固定することでビット値を保存する。波形データの各点は固定値メモリの0 から127 番地にそれぞれ保存されている。FPGA 上では、この固定値メモリはBLEで構成されており、BLEの出力をVDD またはGND に固定するようにCM をプログラムすることでビット値を保存する。

(2) マルチプレクサ

固定値メモリは番地ごとにマルチプレクサに入力されている。マルチプレクサを制御することで、固定値メモリの番地を選択して出力する。

(3) カウンタ

カウンタによってマルチプレクサの制御を行う。カウンタの値はクロックごとに0 から127 まで1つずつ増加していき、上限値である127 の次は0 から繰り返す。

以上により、固定値メモリの0 から127 番地に保存されている波形データの各点が繰り返し順番に出力される。

また、FPGA を搭載した試験用ボードの構成を図 3 に示す。




図 3 試験用ボード構成

SEU 試験

SRAM 型 FPGA は、SEU が発生する可能性があるメモリビットが多く放射線耐性が弱いと予想されるため [2]、図 3 に示すように波形発生器 3 個で三重冗長 (TMR : Triple Modular Redundancy) を構成して供試体の実装した。この TMR は、同じ波形発生器を 3 個作り、それぞれの出力の多数決をとって出力する単純なものである。測定の際には同じ波形発生器を実装した同型の FPGA をもう一つ用意し、重イオン線を照射せずに供試体と協調動作させた。この未照射

FPGA の出力を教師データとして利用して、重イオン線を照射する供試体の出力と比較することでソフトエラーの判定を行い、ソフトエラー発生率を測定した。測定したソフトエラー発生率とフルエンス(単位面積あたりの累計粒子数) からエラー断面積を求めた。また、供試体のモジュール単体出力を DA 変換して、エラーと判定された時のソフトエラー波形をオシロスコープで観測した。ただし、ソフトエラー波形の保存は手動で行ったため、ソフトエラー発生時の波形を全て保存していない。供試体の単体出力が誤りと判定されてもパワーリセットは行わず、TMR の出力が誤りと判定された時に自動的にパワーリセットを行った。

また、フラッシュ型 FPGA を用いて同様の試験を行い、クロスセクションカーブの比較を行った。

**SEL 試験**

今回試験に用いる FPGA 素子いずれも駆動電圧が低いため、SEL の発生は起こらないと推測された。ただし、電源を遠隔で On/Off することでリセットする準備は整えた。

**【トータルドーズ (TD) 試験】**

FPGA (SRAM 型, フラッシュ型), CPU, Regulator が各個ずつ搭載された, 遠隔で ON/OFF 可能な基板を 3mm の厚さのアルミ箱に収めた状態で照射した。また, 各機器は常に電源 ON の状態にあり, 外部にてレゾルバ出力信号がモニタされた。異常が生じた時点で照射を停止し, 試料の電気特性の変化を確認した。

さらに, レゾルバ本体の耐性を確認するため, 通電させた状態で上記と同様の状態でアルミ箱に入れ, 照射した。定期的に照射を停止し, その機械的測定精度を計測可能範囲すべての点で確認し, 異常がない限り, 照射を続けた。

トータルドーズ量は, アラニン線量計を被照射試料近くに設置し, 照射停止毎に照射量を計測した。

**3. 結果及び考察**

SE 試験におけるデータ (各イオンビームにおけるエラーカウント数) とワイブル関数<sup>4)</sup>による近似結果を図 4 に示す。またこの図には SRAM 型ならびにフラッシュ型の FPGA 両方のクロスセクションカーブならびに昨年度の TMR のない, 単一波形発生の場合の結果も比較のために記載している。




図 4 照射試料 (FPGA, 2 種類) のクロスセクションカーブ

SRAM 型 FPGA の結果から, CREME96 を利用した計算で, 宇宙空間の活動で SEU 発生頻度

が以下の表のようになることがわかった。

回路構成	太陽活動極大期	太陽活動極小期
単体	1.5 回 / 年	4.7 回 / 年
TMR	0.43 回 / 年	1.4 回 / 年

地球近傍の惑星間軌道における SEU エラーレート予測結果

回路構成	太陽活動極大期	太陽活動極小期
単体	2.8 回 / 年	2.8 回 / 年
TMR	0.069 回 / 年	0.075 回 / 年

低軌道(高度 450 km, 傾斜角 28.5 度) における SEU エラーレート予測結果

上記の実験結果より、TMRを適用してもSEUの蓄積によってエラー断面積を60%程度しか低減できないことがわかり、FPGAにおけるSEUの蓄積が原因であると示唆された。SEUの蓄積をクリアするためにはパワーリセットを行う必要があり、パワーリセット間隔の設定によってTMR適用時のエラー断面積を小さくすることが可能と予想できる。

次に、SEU発生時のエラー波形は、SEU発生箇所に応じてランダムに変化するが、その変化の特徴から2種類のタイプに大別することができた。図5左(a)-(d)に示すように、波形の振幅が部分的に変化したものをタイプ1、図5右(a)-(d)に示すように、波形が全体的に大きく変化したものをタイプ2とした。これらは観測された波形の代表例としてそれぞれを掲載したものである。これらの波形は、SEUエラー発生時に過渡的に観測されたものではなく、パワーリセットするまでの間、継続的に見られたものである。また、SEUエラーが発生するたびに、波形が変化していく様子が見られた。タイプ1の波形で見られる、部分的に振幅が変化した箇所を“ヒゲ”と呼ぶことにする。タイプ1では、エラーが発生するたびに、ヒゲが増えていく様子が見られた。波形上で1点ずつ振幅が変化していることから、波形データを記憶している固定値メモリを構成するキャッシュメモリでSEUが起きたと考えられる。ヒゲの発生が少なければ全体的に波形の乱れは小さいため、タイプ1のSEUエラー波形は変調波レゾルバで許容できる可能性がある。また、ヒゲの発生位置と振幅はランダムであるものの、波形データの点数は限られているので網羅的にヒゲの発生を予測し、それによる変調波レゾルバへの影響を定量的に扱いやすいと考えられる。

タイプ2では、1回のソフトエラー発生で波形が大きく変化した。波形の変化が1周期全体に及ぶことから、固定値メモリより下流のマルチプレクサ、カウンタ、配線スイッチなどのキャッシュメモリでSEUが起きたと考えられる。波形が全体的に見て大きく乱れているため、変調波レゾルバへの影響は大きいと予想できる。また、波形の変化が非常にランダムであるので、タイプ2のSEUエラー波形を網羅的に予測することが難しく、変調波レゾルバへの影響を定量的に扱いにくいと考えられる。



3. CPLD に関して、0.77kGy(水換算)照射後の確認作業中に機能しなくなったため、その後の計測はできていないが、直前まではほぼ正常に動作していた。出力波形の振幅電圧が 3.5V から 3.3V に低下していることは確認されたが、それが干渉による結果であったかは不明である。

この照射終了後、翌日に再度デバイスを駆動したところ、以下の2デバイスは動作が復帰していることが確認された。さらなる再照射により機能しなくなるまでのTD量は以下となった。

アニーリングによるTD復活量			
		Δ TD[kGy]	
#	デバイス	水換算	Si換算
1	CPU (Cypress)	0.0338	0.0303
2	Regulator	不明	不明

また、水晶発振器をオープン状態、通電なしの状態での照射した結果、3個全て問題なく動作していたことを確認した。また、波形の変化(デューティ比が50%以下)に関しても、照射前後で差がないことを確認した。今回の試験で、水晶振動子はOFF状態では、1.32kGyまで機能的に問題ないことを確認し、ON状態では、0.77kGyまで問題ないことを確認した。

Open状態で照射した水晶発振器のTD量			
		TD[kGy]	
#	照射面からの距離[m]	水換算	Si換算
1	0.1	1.32	1.18
2	0.2	1.05	0.939
3	0.45	0.55	0.49

最後に、レゾルバ本体に照射した結果、200kGy(水換算)以上の照射に対して、計測角度精度の劣化が見られなかった。図6に任意の3点における、照射量に対する角度計測値の推移を示す。結論として、全体としては誤差が大きくなる傾向はあったが、致命的な誤差を発生することがなかった。また、ケーブルのテフロン被膜は照射終了時に剥がれ落ちていたため、本体を構成する樹脂や金属に十分な耐性があることもわかった。




図6 角度誤差のTD量に対する変化(54, 162, 252度の角度での計測値を記載)

#### 4. まとめ

本申請課題では、角度センサであるレゾルバの駆動回路と体の耐放射線性の把握と性能向上を図ることを目的として、サイクロトロン（カクテル5）での重イオン照射試験において主要部品となる FPGA のシングルイベント（特に SEU）耐性を評価し、その解決策の検討を行った。

具体的に、変調波レゾルバの宇宙機搭載へ向けて、民生用 FPGA の利用可能性を探ることを目的として、SRAM 型 FPGA ならびに FLASH 型 FPGA の重イオン線照射実験を行った。重イオン線照射実験によるエラー断面積の測定結果から、供試体 FPGA 上に波形発生器を TMR で構成した場合、放射線耐性の要求を低軌道(高度 450 km) においては満たすが、地球近傍の惑星間軌道においては満たせないことがわかった。ただし、ここでの TMR は、同じ波形発生器を 3 個作り、それぞれの出力の多数決をとって出力する単純なものであった。エラー断面積の測定と同時に観測したソフトエラー波形は、ソフトエラーの発生ごとにランダムに変化したが、波形の特徴からタイプ 1 とタイプ 2 の 2 種類にパターン化できた。変調波レゾルバのシステムにおいてタイプ 1 は許容できる場合があり、タイプ 2 は許容しがたいことがわかった。

また、ガンマ線照射 (Co60) によるトータルドーズ試験において、現状の駆動回路において放射線耐性の低い部品を把握しただけでなく、本体の角度計測精度が 200kGy 程度照射しても劣化しない、高いトータルドーズ耐性を有することを認識した。

#### 5. 引用(参照)文献等

- 1) 対象部品 (FPGA) の情報サイト (2015/05/20 現在, <http://www.altera.co.jp/devices/cpld/max-v/mxv-index.jsp>)
- 2) S. Rezgui, J.J. WANG, Y. Sun, B. Cronquist, and J. McCollum, New Reprogrammable and Non-Volatile Radiation Tolerant FPGA: RTA3P, In Aerospace Conference, 2008 IEEE, pp. 1–11, 2008.
- 3) N. Sukhaseum, et al., Statistical estimation of uncertainty for single event effect rate in OMERE, Proc. RADECS 2011 – PE-4, pp.401-407, 2011